上海PCB電路板1. 如果是人工焊接，要養(yǎng)成好的習(xí)慣，首先，焊接前要目視檢查一遍PCB板，并用萬用表檢查關(guān)鍵電路(特別是電源與地)是否短路;其次，PCB電路板生產(chǎn)商每次焊接完一個(gè)芯片就用萬用表測(cè)一下電源和地是否短路;此外，焊接時(shí)不要亂甩烙鐵，如果把焊錫甩到芯片的焊腳上(特別是表貼元件)，就不容易查到。2. 在計(jì)算機(jī)上打開PCB圖，點(diǎn)亮短路的網(wǎng)絡(luò)，看什么地方離的最近，最容易被連到一塊。特別要注意IC內(nèi)部短路。3. 發(fā)現(xiàn)有短路現(xiàn)象。拿一塊板來割線(特別適合單/雙層板),割線后將每部分功能塊分別通電,一部分一部分排除。4. 使用短路定位分析儀，如：新加坡PROTEQ CB2000短路追蹤儀，香港靈智科技QT50短路追蹤儀，英國(guó)POLAR ToneOhm950多層板路短路探測(cè)儀等等。5. 如果有BGA芯片，由于所有焊點(diǎn)被芯片覆蓋看不見，而且又是多層板(4層以上)，因此最好在設(shè)計(jì)時(shí)將每個(gè)芯片的電源分割開，用磁珠或0歐電阻連接，這樣出現(xiàn)電源與地短路時(shí)，斷開磁珠檢測(cè)，很容易定位到某一芯片。由于BGA的焊接難度大，如果不是機(jī)器自動(dòng)焊接，稍不注意就會(huì)把相鄰的電源與地兩個(gè)焊球短路。

一個(gè)布局是否合理沒有判斷標(biāo)準(zhǔn)，可以采用一些相對(duì)簡(jiǎn)單的標(biāo)準(zhǔn)來判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長(zhǎng)度盡可能短。一般來說，飛線總長(zhǎng)度越短，意味著布線總長(zhǎng)度也是越短(注意：這只是相對(duì)于大多數(shù)情況是正確的，并不是完全正確);走線越短，走線所占據(jù)的印制板面積也就越小，布通率越高。在走線盡可能短的同時(shí)，還必須考慮布線密度的問題。如何布局才能使飛線總長(zhǎng)度最短并且保證布局密度不至于過高而不能實(shí)現(xiàn)是個(gè)很復(fù)雜的問題。因?yàn)?，調(diào)整布局就是調(diào)整封裝的放置位置，一個(gè)封裝的焊盤往往和幾個(gè)甚至幾十個(gè)網(wǎng)絡(luò)同時(shí)相關(guān)聯(lián)，減小一個(gè)網(wǎng)絡(luò)飛線長(zhǎng)度可能會(huì)增長(zhǎng)另一個(gè)網(wǎng)絡(luò)的飛線長(zhǎng)度。如何能夠調(diào)整封裝的位置到最佳點(diǎn)實(shí)在給不出太實(shí)用的標(biāo)準(zhǔn)，實(shí)際操作時(shí)，主要依靠設(shè)計(jì)者的經(jīng)驗(yàn)觀查屏幕顯示的飛線是否簡(jiǎn)捷、有序和計(jì)算出的總長(zhǎng)度是否最短。飛線是手工布局和布線的主要參考標(biāo)準(zhǔn)，手工調(diào)整布局時(shí)盡量使飛線走最短路徑，手工布線時(shí)常常按照飛線指示的路徑連接各個(gè)焊盤。Protel的飛線優(yōu)化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數(shù)設(shè)置中的飛線模式頁可以設(shè)置飛線連接策略，應(yīng)該選擇最短樹策略。動(dòng)態(tài)飛線在有關(guān)飛線顯示和控制一節(jié)中已經(jīng)講到： 執(zhí)行顯示網(wǎng)絡(luò)飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關(guān)打開，執(zhí)行隱含全部飛線命令后飛線顯示開關(guān)關(guān)閉。

pcn設(shè)計(jì)問題集第Y部分從pcb如何選材到運(yùn)用等一系列問題進(jìn)行總結(jié)。1、如何選擇PCB板材?選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離，或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題?信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。電源匯流排在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動(dòng)IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應(yīng)該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號(hào)也小，進(jìn)而降低共模EMI。當(dāng)然，電源層到IC電源引腳的連線必須盡可能短，因?yàn)閿?shù)位信號(hào)的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個(gè)電源層必須是一個(gè)設(shè)計(jì)相當(dāng)好的電源層的配對(duì)。有人可能會(huì)問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時(shí)間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。