1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。(3)應留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

【第Y招】多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設置屏蔽，更好地實現(xiàn)就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。有資料顯示，同種材料時，四層板要比雙面板的噪聲低20dB。但是，同時也存在一個問題，PCB半層數(shù)越高，制造工藝越復雜，單位成本也就越高，這就要求我們在進行PCB Layout時，除了選擇合適的層數(shù)的PCB板，還需要進行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設計。　　【第二招】高速電子器件管腳間的引線彎折越少越好　　高頻電路布線的引線最好采用全直線，需要轉折，可用45度折線或者圓弧轉折，這種要求在低頻電路中僅僅用于提高銅箔的固著強度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合?！　　镜谌小扛哳l電路器件管腳間的引線越短越好　　信號的輻射強度是和信號線的走線長度成正比的，高頻的信號引線越長，它就越容易耦合到靠近它的元器件上去，所以對于諸如信號的時鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好?！　　镜谒恼小扛哳l電路器件管腳間的引線層間交替越少越好　　所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯的可能性。

pcn設計問題集第Y部分從pcb如何選材到運用等一系列問題進行總結。1、如何選擇PCB板材?選擇PCB板材必須在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質問題會比較重要。例如，現(xiàn)在常用的FR-4材質，在幾個GHz的頻率時的介質損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質損在所設計的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。3、在高速設計中，如何解決信號的完整性問題?信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。

線路板打樣本身的基板是由隔熱、并不易彎曲的材質所制作成。在表層能夠看到的很小線路材料是銅箔，原本銅箔是覆蓋在整個線路板板上的，并且在生產過程中部份被蝕刻掉，留下來的就變成網狀的細小線路了。這些線路被稱作導線或稱布線，用來提供線路板上零件的電路連接。通常PCB板的顏色都是棕色或是綠色，這是阻焊漆的顏色。是絕緣的防護層，可以保護銅線，也可以防止零件被焊到錯誤的地方?，F(xiàn)在顯卡和主板上都是多層板，很大程度上可以增加布線的面積。多層板用上了更多單或雙面的布線板，并在每層板間放進一層絕緣層后壓合。PCB板的層數(shù)就代表了有幾層獨立的布線層，通常層數(shù)都是偶數(shù)，并且包含最外側的兩層，常見的PCB板一般是4～8層的結構。很多PCB板的層數(shù)可以通過觀看PCB板的切面看出來。但實際上，沒有人能有這么好的眼力。所以，下面再教大家一種方法。多層板打樣的電路連接是通過埋孔和盲孔技術，主板和顯示卡大多使用4層的PCB板，也有些是采用6、8層，甚至10層的PCB板。要想看出是PCB有多少層，通過觀察導孔就可以辯識，因為在主板和顯示卡上使用的4層板是第1、第4層走線，其他幾層另有用途(地線和電源)。所以，同雙層板一樣，導孔會打穿PCB板。如果有的導孔在PCB板正面出現(xiàn)，卻在反面找不到，那么就一定是6/8層板了。如果PCB板的正反面都能找到相同的導孔，自然就是4層板了。把主板對著有光處,看到導孔的位置,如果能透光,這就是8/6層板,否就是四層板.

解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發(fā)，討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號也小，進而降低共模EMI。當然，電源層到IC電源引腳的連線必須盡可能短，因為數(shù)位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

上海開發(fā)SMT焊接相信對做硬件的工程師，畢業(yè)開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，開發(fā)SMT焊接走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。