一個(gè)布局是否合理沒有判斷標(biāo)準(zhǔn)，可以采用一些相對(duì)簡(jiǎn)單的標(biāo)準(zhǔn)來判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長(zhǎng)度盡可能短。一般來說，飛線總長(zhǎng)度越短，意味著布線總長(zhǎng)度也是越短(注意：這只是相對(duì)于大多數(shù)情況是正確的，并不是完全正確);走線越短，走線所占據(jù)的印制板面積也就越小，布通率越高。在走線盡可能短的同時(shí)，還必須考慮布線密度的問題。如何布局才能使飛線總長(zhǎng)度最短并且保證布局密度不至于過高而不能實(shí)現(xiàn)是個(gè)很復(fù)雜的問題。因?yàn)?，調(diào)整布局就是調(diào)整封裝的放置位置，一個(gè)封裝的焊盤往往和幾個(gè)甚至幾十個(gè)網(wǎng)絡(luò)同時(shí)相關(guān)聯(lián)，減小一個(gè)網(wǎng)絡(luò)飛線長(zhǎng)度可能會(huì)增長(zhǎng)另一個(gè)網(wǎng)絡(luò)的飛線長(zhǎng)度。如何能夠調(diào)整封裝的位置到最佳點(diǎn)實(shí)在給不出太實(shí)用的標(biāo)準(zhǔn)，實(shí)際操作時(shí)，主要依靠設(shè)計(jì)者的經(jīng)驗(yàn)觀查屏幕顯示的飛線是否簡(jiǎn)捷、有序和計(jì)算出的總長(zhǎng)度是否最短。飛線是手工布局和布線的主要參考標(biāo)準(zhǔn)，手工調(diào)整布局時(shí)盡量使飛線走最短路徑，手工布線時(shí)常常按照飛線指示的路徑連接各個(gè)焊盤。Protel的飛線優(yōu)化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數(shù)設(shè)置中的飛線模式頁可以設(shè)置飛線連接策略，應(yīng)該選擇最短樹策略。動(dòng)態(tài)飛線在有關(guān)飛線顯示和控制一節(jié)中已經(jīng)講到： 執(zhí)行顯示網(wǎng)絡(luò)飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關(guān)打開，執(zhí)行隱含全部飛線命令后飛線顯示開關(guān)關(guān)閉。

【第Y招】多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，同時(shí)也存在一個(gè)問題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們?cè)谶M(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設(shè)計(jì)?！　　镜诙小扛咚匐娮悠骷苣_間的引線彎折越少越好　　高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合?！　　镜谌小扛哳l電路器件管腳間的引線越短越好　　信號(hào)的輻射強(qiáng)度是和信號(hào)線的走線長(zhǎng)度成正比的，高頻的信號(hào)引線越長(zhǎng)，它就越容易耦合到靠近它的元器件上去，所以對(duì)于諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號(hào)線都是要求盡可能的走線越短越好。　　【第四招】高頻電路器件管腳間的引線層間交替越少越好　　所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè)，一個(gè)過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

如果阻抗變化只發(fā)生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達(dá)到突變處信號(hào)反射噪聲不超過電壓擺幅的5%這一噪聲預(yù)算要求，阻抗變化必須小于10%。這有時(shí)很難做到，以 FR4板材上微帶線的情況為例，我們計(jì)算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達(dá)到了20%。反射信號(hào)的幅度必然超標(biāo)。至于對(duì)信號(hào)造成多大影響，還和信號(hào)上升時(shí)間和驅(qū)動(dòng)端到反射點(diǎn)處信號(hào)的時(shí)延有關(guān)。但至少這是一個(gè)潛在的問題點(diǎn)。幸運(yùn)的是這時(shí)可以通過阻抗匹配端接解決問題。如果阻抗變化發(fā)生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長(zhǎng)6mil寬線條的兩個(gè)端點(diǎn)處都會(huì)發(fā)生反射，一次是阻抗變大，發(fā)生正反射，接著阻抗變小，發(fā)生負(fù)反射。如果兩次反射間隔時(shí)間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設(shè)傳輸信號(hào)為1V，第Y次正反射有0.2V被反射，1.2V繼續(xù)向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設(shè)6mil線長(zhǎng)度極短，兩次反射幾乎同時(shí)發(fā)生，那么總的反射電壓只有0.04V，小于5%這一噪聲預(yù)算要求。因此，這種反射是否影響信號(hào)，有多大影響，和阻抗變化處的時(shí)延以及信號(hào)上升時(shí)間有關(guān)。研究及實(shí)驗(yàn)表明，只要阻抗變化處的時(shí)延小于信號(hào)上升時(shí)間的20%，反射信號(hào)就不會(huì)造成問題。如果信號(hào)上升時(shí)間為1ns，那么阻抗變化處的時(shí)延小于0.2ns對(duì)應(yīng)1.2英寸，反射就不會(huì)產(chǎn)生問題。也就是說，對(duì)于本例情況，6mil寬走線的長(zhǎng)度只要小于3cm就不會(huì)有問題。

廠家FPC軟板pcn設(shè)計(jì)問題集第Y部分從pcb如何選材到運(yùn)用等一系列問題進(jìn)行總結(jié)。1、如何選擇PCB板材?選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。FPC軟板生產(chǎn)廠設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離，或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題?信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。