【第Y招】多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，同時(shí)也存在一個(gè)問(wèn)題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們?cè)谶M(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來(lái)完成設(shè)計(jì)。　　【第二招】高速電子器件管腳間的引線彎折越少越好　　高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合?！　　镜谌小扛哳l電路器件管腳間的引線越短越好　　信號(hào)的輻射強(qiáng)度是和信號(hào)線的走線長(zhǎng)度成正比的，高頻的信號(hào)引線越長(zhǎng)，它就越容易耦合到靠近它的元器件上去，所以對(duì)于諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號(hào)線都是要求盡可能的走線越短越好?！　　镜谒恼小扛哳l電路器件管腳間的引線層間交替越少越好　　所謂“引線的層間交替越少越好”是指元件連接過(guò)程中所用的過(guò)孔(Via)越少越好。據(jù)側(cè)，一個(gè)過(guò)孔可帶來(lái)約0.5pF的分布電容，減少過(guò)孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

這里主要是說(shuō)了從PCB設(shè)計(jì)封裝來(lái)解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對(duì)位置關(guān)系，還有元件的焊盤類型。當(dāng)然我們根據(jù)元件封裝選擇元件時(shí)還有一個(gè)要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系：主要是指我們需要將實(shí)際的元件的引腳和PCB元件的封裝的尺寸對(duì)應(yīng)起來(lái)。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇：這個(gè)是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對(duì)于我們一般設(shè)計(jì)來(lái)說(shuō)，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯(cuò)和調(diào)試過(guò)程中更好的連接焊盤和信號(hào)。其次我們還應(yīng)該注意焊盤的位置。因?yàn)椴煌奈恢?，就代表元件?shí)際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P的位置，很有可能就會(huì)出現(xiàn)一個(gè)區(qū)域元件過(guò)密，而另外一個(gè)區(qū)域元件很稀疏的情況，當(dāng)然情況更糟糕的是由于焊盤位置過(guò)近，導(dǎo)致元件之間空隙過(guò)小而無(wú)法焊接，下面就是我失敗的一個(gè)例子，我在一個(gè)光耦開關(guān)旁邊開了通孔，但是由于它們的位置過(guò)近，導(dǎo)致光耦開關(guān)焊接上去以后，通孔無(wú)法再放置螺絲了。

在PCB板的設(shè)計(jì)當(dāng)中，可以通過(guò)分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。在設(shè)計(jì)過(guò)程中，通過(guò)預(yù)測(cè)可以將絕大多數(shù)設(shè)計(jì)修改僅限于增減元器件。通過(guò)調(diào)整PCB布局布線，能夠很好地防范ESD。以下是一些常見的防范措施。1、盡可能使用多層PCB相對(duì)于雙面PCB而言，地平面和電源平面，以及排列緊密的信號(hào)線-地線間距能夠減小共模阻抗和感性耦合，使之達(dá)到雙面PCB的1/10到1/100。盡量地將每一個(gè)信號(hào)層都緊靠一個(gè)電源層或地線層。對(duì)于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內(nèi)層線。2、對(duì)于雙面PCB來(lái)說(shuō)，要采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要盡可能多地連接。一面的柵格尺寸小于等于60mm，如果可能，柵格尺寸應(yīng)小于13mm。3、確保每一個(gè)電路盡可能緊湊。4、盡可能將所有連接器都放在一邊。5、在每一層的機(jī)箱地和電路地之間，要設(shè)置相同的“隔離區(qū)”;如果可能，保持間隔距離為0.64mm。6、PCB裝配時(shí)，不要在頂層或者底層的焊盤上涂覆任何焊料。使用具有內(nèi)嵌墊圈的螺釘來(lái)實(shí)現(xiàn)PCB與金屬機(jī)箱/屏蔽層或接地面上支架的緊密接觸。

臺(tái)灣專業(yè)PCB鋁基板解決EMI問(wèn)題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。PCB鋁基板生產(chǎn)商本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。電源匯流排在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來(lái)得更快。然而，問(wèn)題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無(wú)法在全頻帶上生成干凈地驅(qū)動(dòng)IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應(yīng)該怎么解決這些問(wèn)題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號(hào)也小，進(jìn)而降低共模EMI。當(dāng)然，電源層到IC電源引腳的連線必須盡可能短，因?yàn)閿?shù)位信號(hào)的上升沿越來(lái)越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個(gè)電源層必須是一個(gè)設(shè)計(jì)相當(dāng)好的電源層的配對(duì)。有人可能會(huì)問(wèn)，好到什么程度才算好?問(wèn)題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時(shí)間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

一個(gè)高明的CAD工程師需要做的是：如何綜合考慮各方意見，達(dá)到最佳結(jié)合點(diǎn)。以下為EDADOC專家根據(jù)個(gè)人在通訊產(chǎn)品PCB設(shè)計(jì)的多年經(jīng)驗(yàn)，所總結(jié)出來(lái)的層疊設(shè)計(jì)參考，與大家共享。 PCB層疊設(shè)計(jì)基本原則 CAD工程師在完成布局(或預(yù)布局)后，重點(diǎn)對(duì)本板的布線瓶徑處進(jìn)行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報(bào)告參數(shù)、綜合本板諸如差分線、敏感信號(hào)線、特殊拓?fù)浣Y(jié)構(gòu)等有特殊布線要求的信號(hào)數(shù)量、種類確定布線層數(shù);再根據(jù)單板的電源、地的種類、分布、有特殊布線需求的信號(hào)層數(shù)，綜合單板的性能指標(biāo)要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號(hào)層的相對(duì)排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號(hào)層盡可能與地平面相鄰(確保關(guān)鍵信號(hào)層與地平面相鄰);C)主電源盡可能與其對(duì)應(yīng)地相鄰;D)盡量避免兩信號(hào)層直接相鄰;