隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號的布線等因素,都會引起信號完整性問題,導(dǎo)致系統(tǒng)工作不穩(wěn)定,甚至完全不工作。如何在PCB板的設(shè)計過程中充分考慮到信號完整性的因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今PCB設(shè)計業(yè)界中的一個熱門課題。基于信號完整性計算機分析的高速數(shù)字PCB板設(shè)計方法能有效地實現(xiàn)PCB設(shè)計的信號完整性。1. 信號完整性問題概述信號完整性(SI)是指信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達(dá)IC,則該電路具有較好的信號完整性。反之,當(dāng)信號不能正常響應(yīng)時,就出現(xiàn)了信號完整性問題。從廣義上講,信號完整性問題主要表現(xiàn)為5個方面:延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號在PCB板的導(dǎo)線上以有限的速度傳輸,信號從發(fā)送端發(fā)出到達(dá)接收端,其間存在一個傳輸延遲。信號的延遲會對系統(tǒng)的時序產(chǎn)生影響,在高速數(shù)字系統(tǒng)中,傳輸延遲主要取決于導(dǎo)線的長度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。另外,當(dāng)PCB板上導(dǎo)線(高速數(shù)字系統(tǒng)中稱為傳輸線)的特征阻抗與負(fù)載阻抗不匹配時,信號到達(dá)接收端后有一部分能量將沿著傳輸線反射回去,使信號波形發(fā)生畸變,甚至出現(xiàn)信號的過沖和下沖。信號如果在傳輸線上來回反射,就會產(chǎn)生振鈴和環(huán)繞振蕩。
這里主要是說了從PCB設(shè)計封裝來解析選擇元件的技巧。元件的封裝包含很多信息,包含元件的尺寸,特別是引腳的相對位置關(guān)系,還有元件的焊盤類型。當(dāng)然我們根據(jù)元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系:主要是指我們需要將實際的元件的引腳和PCB元件的封裝的尺寸對應(yīng)起來。我們選擇不同的元件,雖然功能相同,但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇:這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種,一是電鍍通孔,一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看,表貼器件通常要比通孔器件便宜,而且一般可用性較高。對于我們一般設(shè)計來說,我們選擇表貼元件,不僅方便手工焊接,而且有利于查錯和調(diào)試過程中更好的連接焊盤和信號。其次我們還應(yīng)該注意焊盤的位置。因為不同的位置,就代表元件實際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P的位置,很有可能就會出現(xiàn)一個區(qū)域元件過密,而另外一個區(qū)域元件很稀疏的情況,當(dāng)然情況更糟糕的是由于焊盤位置過近,導(dǎo)致元件之間空隙過小而無法焊接,下面就是我失敗的一個例子,我在一個光耦開關(guān)旁邊開了通孔,但是由于它們的位置過近,導(dǎo)致光耦開關(guān)焊接上去以后,通孔無法再放置螺絲了。
一個布局是否合理沒有判斷標(biāo)準(zhǔn),可以采用一些相對簡單的標(biāo)準(zhǔn)來判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長度盡可能短。一般來說,飛線總長度越短,意味著布線總長度也是越短(注意:這只是相對于大多數(shù)情況是正確的,并不是完全正確);走線越短,走線所占據(jù)的印制板面積也就越小,布通率越高。在走線盡可能短的同時,還必須考慮布線密度的問題。如何布局才能使飛線總長度最短并且保證布局密度不至于過高而不能實現(xiàn)是個很復(fù)雜的問題。因為,調(diào)整布局就是調(diào)整封裝的放置位置,一個封裝的焊盤往往和幾個甚至幾十個網(wǎng)絡(luò)同時相關(guān)聯(lián),減小一個網(wǎng)絡(luò)飛線長度可能會增長另一個網(wǎng)絡(luò)的飛線長度。如何能夠調(diào)整封裝的位置到最佳點實在給不出太實用的標(biāo)準(zhǔn),實際操作時,主要依靠設(shè)計者的經(jīng)驗觀查屏幕顯示的飛線是否簡捷、有序和計算出的總長度是否最短。飛線是手工布局和布線的主要參考標(biāo)準(zhǔn),手工調(diào)整布局時盡量使飛線走最短路徑,手工布線時常常按照飛線指示的路徑連接各個焊盤。Protel的飛線優(yōu)化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇:順序飛線和最短樹飛線。在布線參數(shù)設(shè)置中的飛線模式頁可以設(shè)置飛線連接策略,應(yīng)該選擇最短樹策略。動態(tài)飛線在有關(guān)飛線顯示和控制一節(jié)中已經(jīng)講到: 執(zhí)行顯示網(wǎng)絡(luò)飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關(guān)打開,執(zhí)行隱含全部飛線命令后飛線顯示開關(guān)關(guān)閉。
1)專門用于探測的測試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm,那么測試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應(yīng)放在一個網(wǎng)格中2.5mm孔的中心。如果有可能,允許使用標(biāo)準(zhǔn)探針和一個更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進(jìn)行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。
湖北開發(fā)SMT貼片【第Y招】多層板布線高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須,也是降低干擾的有效手段。開發(fā)SMT貼片在PCB Layout階段,合理的選擇一定層數(shù)的印制板尺寸,能充分利用中間層來設(shè)置屏蔽,更好地實現(xiàn)就近接地,并有效地降低寄生電感和縮短信號的傳輸長度,同時還能大幅度地降低信號的交叉干擾等,所有這些方法都對高頻電路的可靠性有利。有資料顯示,同種材料時,四層板要比雙面板的噪聲低20dB。但是,同時也存在一個問題,PCB半層數(shù)越高,制造工藝越復(fù)雜,單位成本也就越高,這就要求我們在進(jìn)行PCB Layout時,除了選擇合適的層數(shù)的PCB板,還需要進(jìn)行合理的元器件布局規(guī)劃,并采用正確的布線規(guī)則來完成設(shè)計?! 镜诙小扛咚匐娮悠骷苣_間的引線彎折越少越好 高頻電路布線的引線最好采用全直線,需要轉(zhuǎn)折,可用45度折線或者圓弧轉(zhuǎn)折,這種要求在低頻電路中僅僅用于提高銅箔的固著強度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合?! 镜谌小扛哳l電路器件管腳間的引線越短越好 信號的輻射強度是和信號線的走線長度成正比的,高頻的信號引線越長,它就越容易耦合到靠近它的元器件上去,所以對于諸如信號的時鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。 【第四招】高頻電路器件管腳間的引線層間交替越少越好 所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè),一個過孔可帶來約0.5pF的分布電容,減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯的可能性。
在PCB板的設(shè)計當(dāng)中,可以通過分層、恰當(dāng)?shù)牟季植季€和安裝實現(xiàn)PCB的抗ESD設(shè)計。在設(shè)計過程中,通過預(yù)測可以將絕大多數(shù)設(shè)計修改僅限于增減元器件。通過調(diào)整PCB布局布線,能夠很好地防范ESD。以下是一些常見的防范措施。1、盡可能使用多層PCB相對于雙面PCB而言,地平面和電源平面,以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合,使之達(dá)到雙面PCB的1/10到1/100。盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB,可以考慮使用內(nèi)層線。2、對于雙面PCB來說,要采用緊密交織的電源和地柵格。電源線緊靠地線,在垂直和水平線或填充區(qū)之間,要盡可能多地連接。一面的柵格尺寸小于等于60mm,如果可能,柵格尺寸應(yīng)小于13mm。3、確保每一個電路盡可能緊湊。4、盡可能將所有連接器都放在一邊。5、在每一層的機箱地和電路地之間,要設(shè)置相同的“隔離區(qū)”;如果可能,保持間隔距離為0.64mm。6、PCB裝配時,不要在頂層或者底層的焊盤上涂覆任何焊料。使用具有內(nèi)嵌墊圈的螺釘來實現(xiàn)PCB與金屬機箱/屏蔽層或接地面上支架的緊密接觸。