1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的地方。(3)應留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

一個高明的CAD工程師需要做的是：如何綜合考慮各方意見，達到最佳結(jié)合點。以下為EDADOC專家根據(jù)個人在通訊產(chǎn)品PCB設計的多年經(jīng)驗，所總結(jié)出來的層疊設計參考，與大家共享。 PCB層疊設計基本原則 CAD工程師在完成布局(或預布局)后，重點對本板的布線瓶徑處進行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報告參數(shù)、綜合本板諸如差分線、敏感信號線、特殊拓撲結(jié)構(gòu)等有特殊布線要求的信號數(shù)量、種類確定布線層數(shù);再根據(jù)單板的電源、地的種類、分布、有特殊布線需求的信號層數(shù)，綜合單板的性能指標要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號層的相對排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號層盡可能與地平面相鄰(確保關(guān)鍵信號層與地平面相鄰);C)主電源盡可能與其對應地相鄰;D)盡量避免兩信號層直接相鄰;

湖南開發(fā)FPC軟板(一) 畫好原理圖很多工程師都覺得layout工作更重要一些，原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。FPC軟板生產(chǎn)商其實，在后續(xù)電路調(diào)試過程中原理圖的作用會更大一些。無論是查找問題還是和同事交流，還是原理圖更直觀更方便。另外養(yǎng)成在原理圖中做標注的習慣，把各部分電路在layout的時候要注意到的問題標注在原理圖上，對自己或者對別人都是一個很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁，這樣無論是讀圖還是以后重復使用都能明顯的減少工作量。使用成熟的設計總是要比設計新電路的風險小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。(二) 好好進行電路布局心急的工程師畫完原理圖，把網(wǎng)表導入PCB后就迫不及待的把器件放好，開始拉線。其實一個好的PCB布局能讓你后面的拉線工作變得簡單，讓你的PCB工作的更好。每一塊板子都會有一個信號路徑，PCB布局也應該盡量遵循這個信號路徑，讓信號在板子上可以順暢的傳輸，人們都不喜歡走迷宮，信號也一樣。如果原理圖是按照模塊設計的，PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區(qū)域。模擬數(shù)字分開，電源信號分開，發(fā)熱器件和易感器件分開，體積較大的器件不要太靠近板邊，注意射頻信號的屏蔽等等……多花一分的時間去優(yōu)化PCB的布局，就能在拉線的時候節(jié)省更多的時間。

PCB上的任何一條走線在通過高頻信號的情況下都會對該信號造成時延時，蛇形走線的主要作用是補償“同一組相關(guān)”信號線中延時較小的部分，這些部分通常是沒有或比其它信號少通過另外的邏輯處理;最典型的就是時鐘線，通常它不需經(jīng)過任何其它邏輯處理，因而其延時會小于其它相關(guān)信號。高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結(jié)構(gòu)有關(guān),但線過長會增大分布電容和分布電感,使信號質(zhì)量,所以時鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會使信號中的上升元中的高次諧波相移,造成信號質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號的上升時間越小就越易受分布電容和分布電感的影響.因為應用場合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個濾波電感的作用，提高電路的抗干擾能力，電腦主機板中的蛇形走線，主要用在一些時鐘信號中，如CIClk,AGPClk，它的作用有兩點：1、阻抗匹配2、濾波電感。對一些重要信號，如INTEL HUB架構(gòu)中的HUBLink，一共13根，跑233MHz，要求必須嚴格等長，以消除時滯造成的隱患，繞線是解決辦法。一般來講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應PCI33MHzClock的線長要求。若在一般普通PCB板中，是一個分布參數(shù)的 LC濾波器，還可作為收音機天線的電感線圈，短而窄的蛇形走線可做保險絲等等.

覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅，數(shù)字地和模擬地分開來敷銅自不多言。同時在覆銅之前，首先加粗相應的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個問題：一是不同地的單點連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問題，如果覺得很大，那就定義個地過孔添加進去也費不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至會起泡。從這點來說，網(wǎng)格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級以上工作頻率的電路，敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個核心模塊(也都是數(shù)字電路)在允許的情況下也會分區(qū)敷銅，然后再用線把各個敷銅連接起來，這樣做的目的也是為了減小各級電路之間的影響。對于數(shù)字電路模擬電路 混合的電路，地線的獨立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點：模擬電路里的地線分布，很多時候不能簡單敷成一片銅皮就了事，因為模擬電路里很注重前后級的互相影響，而且模擬地也要求單點接地，所以能不能把模擬地敷成銅皮還得根據(jù)實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)