PCB制板熱風(fēng)整平前處理過程的好壞對熱風(fēng)整平的質(zhì)量影響很大，該工序必須徹底清除焊盤上的油污，雜質(zhì)及氧化層，為浸錫提供新鮮可焊的銅表面?，F(xiàn)在較常采用的前處理工藝是機械式噴淋，首先是硫酸-雙氧水微蝕刻，微蝕后浸酸，然后是水噴淋沖洗，熱風(fēng)吹干，噴助焊劑，立即熱風(fēng)整平。前處理不良造成的露銅現(xiàn)象是不分類型批次同時大量出現(xiàn)的，露銅點常常是分布整個板面，在邊緣上更是嚴(yán)重。使用放大鏡觀察前處理后的線路板將發(fā)現(xiàn)焊盤上有明顯殘留的氧化點和污跡。出現(xiàn)類似情況應(yīng)對微蝕溶液進行化學(xué)分析，檢查第二道酸洗溶液，調(diào)整溶液的濃度更換由于時間使用過長污染嚴(yán)重的溶液，檢查噴淋系統(tǒng)是否通暢。適當(dāng)?shù)难娱L處理時間也可提高處理效果，但需注意會出現(xiàn)的過腐蝕現(xiàn)象，返工的線路板經(jīng)熱風(fēng)整平后處理線再在5%的鹽酸溶液中處理一下，去除表面的氧化物。2.焊盤表面不潔，有殘余的阻焊劑污染焊盤。目前大部份的廠家采用全板絲網(wǎng)印刷液態(tài)感光阻焊油墨，然后通過曝光、顯影去除多余的阻焊劑，得到時間的阻焊圖形。在該過程中，預(yù)烘過程控制不好，溫度過高時間過長都會造成顯影的困難。阻焊底片上是否有缺陷，顯影液的成份及溫度是否正確，顯影時的速度即顯影點是否正確，噴嘴是否堵塞及噴嘴的壓力是否正常，水洗是否良好，其中任何一點情況都會給焊盤上留下殘點。如由于底片的原因形成的露銅一般較有規(guī)律性，都在同一點上。該種情況使用放大鏡可發(fā)現(xiàn)在露銅處有阻焊物質(zhì)的殘留痕跡，PCB設(shè)計一般在固化工序前應(yīng)設(shè)立一崗位對圖形及金屬化孔內(nèi)部進行檢查，保證送到下一工序的印刷線路板的焊盤和金屬化孔內(nèi)清潔無阻焊油墨殘留。3.助焊劑活性不夠助焊劑的作用是改善銅表面的潤濕性，保護層壓板表面不過熱，且為焊料涂層提供保護作用。如助焊劑活性不夠，銅表面潤濕性不好，焊料就不能完全覆蓋焊盤，其露銅現(xiàn)象與前處理不佳類似，延長前處理時間可減輕露銅現(xiàn)象?，F(xiàn)在的助焊劑幾乎全為酸性助焊劑，內(nèi)含有酸性添加劑，如酸性過高會產(chǎn)生咬銅現(xiàn)象嚴(yán)重，造成焊料中的銅含量高引起鉛錫粗糙;酸性過低，則活性弱，會導(dǎo)致露銅。如鉛錫槽中的銅含量大要及時除銅。工藝技術(shù)人員選擇一個質(zhì)量穩(wěn)定可靠的助焊劑對熱風(fēng)整平有重要的影響，優(yōu)良的助焊劑的是熱風(fēng)整平質(zhì)量的保證。

江蘇開發(fā)SMT插件相信對做硬件的工程師，畢業(yè)開始進公司時，在設(shè)計PCB時，老工程師都會對他說，PCB走線不要走直角，開發(fā)SMT插件走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗對我們來說是遠遠不夠的哦，當(dāng)然如果你沒有注意這些細節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經(jīng)驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學(xué)生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

在基于信號完整性計算機分析的PCB設(shè)計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設(shè)計方法的區(qū)別之處。SI模型的正確性將決定設(shè)計的正確性，而SI模型的可建立性則決定了這種設(shè)計方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進步和規(guī)范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復(fù)雜，計算時間長。一般驅(qū)動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設(shè)計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

現(xiàn)在市面上流行的EDA工具軟件很多，但除了使用的術(shù)語和功能鍵的位置不一樣外都大同小異，如何用這些工具更好地實現(xiàn)PCB的設(shè)計呢?在開始布線之前對設(shè)計進行認(rèn)真的分析以及對工具軟件進行認(rèn)真的設(shè)置將使設(shè)計更加符合要求。下面是一般的設(shè)計過程和步驟。1、確定PCB的層數(shù)電路板尺寸和布線層數(shù)需要在設(shè)計初期確定。如果設(shè)計要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實現(xiàn)期望的設(shè)計效果。多年來，人們總是認(rèn)為電路板層數(shù)越少成本就越低，但是影響電路板的制造成本還有許多其它因素。近幾年來，多層板之間的成本差別已經(jīng)大大減小。在開始設(shè)計時最好采用較多的電路層并使敷銅均勻分布，以避免在設(shè)計臨近結(jié)束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求，從而被迫添加新層。在設(shè)計之前認(rèn)真的規(guī)劃將減少布線中很多的麻煩。2、設(shè)計規(guī)則和限制自動布線工具本身并不知道應(yīng)該做些什幺。為完成布線任務(wù)，布線工具需要在正確的規(guī)則和限制條件下工作。不同的信號線有不同的布線要求，要對所有特殊要求的信號線進行分類，不同的設(shè)計分類也不一樣。每個信號類都應(yīng)該有優(yōu)先級，優(yōu)先級越高，規(guī)則也越嚴(yán)格。規(guī)則涉及印制線寬度、過孔的最大數(shù)量、平行度、信號線之間的相互影響以及層的限制，這些規(guī)則對布線工具的性能有很大影響。認(rèn)真考慮設(shè)計要求是成功布線的重要一步。

通訊與計算機技術(shù)的高速發(fā)展使得高速PCB設(shè)計進入了千兆位領(lǐng)域，新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長距離傳輸成為可能，但與此同時，PCB設(shè)計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量，主要問題包括反射、振蕩、時序、地彈和串?dāng)_等。信號完整性差不是由某個單一因素導(dǎo)致，而是板級設(shè)計中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計中，一個好的信號完整性設(shè)計要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。高速PCB設(shè)計EDA工具已經(jīng)從單純的仿真驗證發(fā)展到設(shè)計和驗證相結(jié)合，幫助設(shè)計者在設(shè)計早期設(shè)定規(guī)則以避免錯誤而不是在設(shè)計后期發(fā)現(xiàn)問題。隨著數(shù)據(jù)速率越來越高設(shè)計越來越復(fù)雜，高速PCB系統(tǒng)分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設(shè)計空間參數(shù)掃描分析、EMC設(shè)計、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計中信號完整性分析應(yīng)考慮的一些問題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應(yīng)商會提供有關(guān)芯片的設(shè)計資料，但是器件供應(yīng)商對于新器件信號完整性的了解也存在一個過程，這樣器件供應(yīng)商給出的設(shè)計指南可能并不成熟，還有就是器件供應(yīng)商給出的設(shè)計約束條件通常都是非?？量痰模瑢υO(shè)計工程師來說要滿足所有的設(shè)計規(guī)則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應(yīng)商的約束規(guī)則和實際設(shè)計進行分析，考察和優(yōu)化元器件選擇、拓?fù)浣Y(jié)構(gòu)、匹配方案、匹配元器件的值，并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。

隨著PCB設(shè)計復(fù)雜度的逐步提高，對于信號完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計者們重點研究的方向之一。尤其當(dāng)開關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統(tǒng)帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱PI(powerintegrity)。當(dāng)今國際市場上，IC設(shè)計比較發(fā)達，但電源完整性設(shè)計還是一個薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優(yōu)化方法與經(jīng)驗設(shè)計，具有較強的理論分析與實際工程應(yīng)用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結(jié)構(gòu)圖，因為與非門屬于數(shù)字器件，它是通過“1”和“0”電平的切換來工作的。隨著IC技術(shù)的不斷提高，數(shù)字器件的切換速度也越來越快，這就引進了更多的高頻分量，同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中，當(dāng)與非門輸入全為高電平時，電路中的三極管導(dǎo)通，電路瞬間短路，電源向電容充電，同時流入地線。此時由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產(chǎn)生電壓波動，如圖2中所示的電平上升沿所引入的ΔI噪聲。當(dāng)與非門輸入為低電平時，此時電容放電，將在地線上產(chǎn)生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個方面：一是器件高速開關(guān)狀態(tài)下，瞬態(tài)的交變電流過大;