廠家PCB抄板設計一、拿一塊PCB板，首先需要在紙上記錄好所有元氣件的型號，參數(shù)以及位置，尤其是二極管、三級管的方向，PCB抄板設計加工廠IC缺口的方向。最好用數(shù)碼相機拍兩張元器件位置的照片。二、拆掉所有元件，要將PAD孔里的錫去掉。用酒精將板子擦洗干凈，然后放入掃描儀，在掃描儀掃描的時候要稍調高一下掃描的像素，得到較清晰的板子圖像。再用水紗紙將頂層和底層輕微打磨，打磨到銅膜發(fā)亮，放入掃描儀，啟動PHOTOSHOP，用彩色方式將兩層分別掃入。注意，PCB在掃描儀內擺放一定要橫平豎直，否則掃描的圖象就無法使用。三、調整畫布的對比度，明暗度，使有銅膜的部分和沒有銅膜的部分形成強烈對比，然后將圖轉為黑白，檢查線條是否清晰，如果不清晰，就要繼續(xù)調節(jié)。如果清晰，將圖存為黑白BMP格式兩個文件，如果發(fā)現(xiàn)圖形有問題，還需用PHOTOSHOP進行修正。四、將兩個BMP格式的文件分別轉為PROTEL格式文件，在PROTEL中調入兩層，如果兩層的PAD和VIA的位置基本重合，表明前幾個步驟做的很好，如果有偏差，則重復第三步，直到吻合為止，將TOP層的BMP轉化為TOP.PCB，注意要轉化到SILK層，就是黃色的那層，然后你在TOP層描線就是了，并且根據(jù)第二步的圖紙放置器件。畫完后將SILK層刪掉,不斷重復知道繪制好所有的層。五、在PROTEL中將TOP.PCB和BOT.PCB調入，合為一個圖就OK了。用激光打印機將TOP LAYER，BOTTOM LAYER分別打印到透明膠片上(1：1的比例)，把膠片放到那塊PCB上，比較一下是否有誤，如果沒錯，就算成功。

覆銅時銅和導線之間的間距要改變覆銅時銅和導線以及焊盤之間的間距，方法如下：設計—規(guī)則—Electrical—clearance，點右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個對象匹配哪里”欄中選中“高級(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點“應用”結束。如果輸入不對，選則“所有”后再選“高級(查詢)”。pcb中放置某個器件時無論如何都報錯在pcb中放置某個元件時，無論如何都報錯，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網絡的線按住“Ctrl”左鍵單擊想要選中的網絡線即可。無意中按出來個放大鏡在無意中按出來個放大鏡，用“SHIFT+M”取消或者選菜單項“工具”——“優(yōu)先選項”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。(3)應留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發(fā)，討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號也小，進而降低共模EMI。當然，電源層到IC電源引腳的連線必須盡可能短，因為數(shù)位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

1.寄生電容過孔本身存在著對地或電源的寄生電容，如果已知過孔在內層上的隔離孔直徑為D2;過孔焊盤的直徑為D1;PCB的厚度為T;板基材的相對介電常數(shù)為ε;過孔的寄生電容延Κ了電路中信號的上升時問，降低了電路的速度。如果一塊厚度為25mil的PCB，使用內徑為10mil，焊盤直徑為20mil的過孔，內層電氣間隙寬度為32mil時，可以通過上面的公式近似算出過孔的寄生電容大致為0.259 pF。如果走線的特性阻抗為30Ω,則該寄生電容引起的信號上升時間延長量。系數(shù)1/2是因為過孔在走線的中途。從這些數(shù)值可以看出，盡管單個過孔的寄生電容引起的上升沿變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，設計者還是要慎重考慮的。2.寄生電感過孔還具有與其高度和直徑直接相關的串聯(lián)寄生電感。若九是過孔的高度;d是中心鉆孔的直徑;則過孔的寄生電感L近似為在高速數(shù)字電路的設計中，寄生電感帶來的危害超過寄生電容的影響。過孔的寄生串聯(lián)電感會削弱旁路電容在電源或地平面濾除噪聲的作用，減弱整個電源系統(tǒng)的濾波效用c因此旁路和去耦電容的過孔應該盡可能短，以使其電感值最小。通過上面對過孔寄生特性的分析，為了減小過孔的寄生效應帶來的不利影響，在進行高速PCB設計時應盡量做到：· 盡量減少過孔，尤其是時鐘信號走線;· 使用較薄的PCB有利于減小過孔的兩種寄生參數(shù);· 過孔阻抗應該盡可能與其連接的走線的阻抗相匹配，以便減小信號的反射;

覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅，數(shù)字地和模擬地分開來敷銅自不多言。同時在覆銅之前，首先加粗相應的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個不同形狀的多變形結構。覆銅需要處理好幾個問題：一是不同地的單點連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問題，如果覺得很大，那就定義個地過孔添加進去也費不了多大的事。另外，大面積覆銅好還是網格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至會起泡。從這點來說，網格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網格，低頻電路有大電流的電路等常用完整的鋪銅。補充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級以上工作頻率的電路，敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個核心模塊(也都是數(shù)字電路)在允許的情況下也會分區(qū)敷銅，然后再用線把各個敷銅連接起來，這樣做的目的也是為了減小各級電路之間的影響。對于數(shù)字電路模擬電路 混合的電路，地線的獨立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點：模擬電路里的地線分布，很多時候不能簡單敷成一片銅皮就了事，因為模擬電路里很注重前后級的互相影響，而且模擬地也要求單點接地，所以能不能把模擬地敷成銅皮還得根據(jù)實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)