1. 如果是人工焊接，要養(yǎng)成好的習(xí)慣，首先，焊接前要目視檢查一遍PCB板，并用萬(wàn)用表檢查關(guān)鍵電路(特別是電源與地)是否短路;其次，每次焊接完一個(gè)芯片就用萬(wàn)用表測(cè)一下電源和地是否短路;此外，焊接時(shí)不要亂甩烙鐵，如果把焊錫甩到芯片的焊腳上(特別是表貼元件)，就不容易查到。2. 在計(jì)算機(jī)上打開(kāi)PCB圖，點(diǎn)亮短路的網(wǎng)絡(luò)，看什么地方離的最近，最容易被連到一塊。特別要注意IC內(nèi)部短路。3. 發(fā)現(xiàn)有短路現(xiàn)象。拿一塊板來(lái)割線(xiàn)(特別適合單/雙層板),割線(xiàn)后將每部分功能塊分別通電,一部分一部分排除。4. 使用短路定位分析儀，如：新加坡PROTEQ CB2000短路追蹤儀，香港靈智科技QT50短路追蹤儀，英國(guó)POLAR ToneOhm950多層板路短路探測(cè)儀等等。5. 如果有BGA芯片，由于所有焊點(diǎn)被芯片覆蓋看不見(jiàn)，而且又是多層板(4層以上)，因此最好在設(shè)計(jì)時(shí)將每個(gè)芯片的電源分割開(kāi)，用磁珠或0歐電阻連接，這樣出現(xiàn)電源與地短路時(shí)，斷開(kāi)磁珠檢測(cè)，很容易定位到某一芯片。由于BGA的焊接難度大，如果不是機(jī)器自動(dòng)焊接，稍不注意就會(huì)把相鄰的電源與地兩個(gè)焊球短路。

相信對(duì)做硬件的工程師，畢業(yè)開(kāi)始進(jìn)公司時(shí)，在設(shè)計(jì)PCB時(shí)，老工程師都會(huì)對(duì)他說(shuō)，PCB走線(xiàn)不要走直角，走線(xiàn)一定要短，電容一定要就近擺放等等。但是一開(kāi)始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗(yàn)對(duì)我們來(lái)說(shuō)是遠(yuǎn)遠(yuǎn)不夠的哦，當(dāng)然如果你沒(méi)有注意這些細(xì)節(jié)問(wèn)題，今后又犯了，可能又會(huì)被他們罵，“都說(shuō)了多少遍了電容一定要就近擺放，放遠(yuǎn)了起不到效果等等”，往往經(jīng)驗(yàn)告訴我們其實(shí)那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開(kāi)始不會(huì)也不用難過(guò)，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計(jì)PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個(gè)很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類(lèi)似問(wèn)題的發(fā)生。老師問(wèn)： 為什么去耦電容就近擺放呢?學(xué)生答： 因?yàn)樗杏行О霃脚?，放的遠(yuǎn)了失效的。電容去耦的一個(gè)重要問(wèn)題是電容的去耦半徑。大多數(shù)資料中都會(huì)提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來(lái)談這個(gè)擺放距離問(wèn)題。確實(shí)，減小電感是一個(gè)重要原因，但是還有一個(gè)重要的原因大多數(shù)資料都沒(méi)有提及，那就是電容去耦半徑問(wèn)題。如果電容擺放離芯片過(guò)遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對(duì)電流的需求發(fā)生變化時(shí)，會(huì)在電源平面的一個(gè)很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動(dòng)，電容要補(bǔ)償這一電流(或電壓)，就必須先感知到這個(gè)電壓擾動(dòng)。信號(hào)在介質(zhì)中傳播需要一定的時(shí)間，因此從發(fā)生局部電壓擾動(dòng)到電容感知到這一擾動(dòng)之間有一個(gè)時(shí)間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動(dòng)區(qū)也需要一個(gè)延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。

專(zhuān)業(yè)SMT貼片如果阻抗變化只發(fā)生一次，例如線(xiàn)寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達(dá)到突變處信號(hào)反射噪聲不超過(guò)電壓擺幅的5%這一噪聲預(yù)算要求，SMT貼片阻抗變化必須小于10%。這有時(shí)很難做到，以 FR4板材上微帶線(xiàn)的情況為例，我們計(jì)算一下。如果線(xiàn)寬8mil，線(xiàn)條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線(xiàn)寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達(dá)到了20%。反射信號(hào)的幅度必然超標(biāo)。至于對(duì)信號(hào)造成多大影響，還和信號(hào)上升時(shí)間和驅(qū)動(dòng)端到反射點(diǎn)處信號(hào)的時(shí)延有關(guān)。但至少這是一個(gè)潛在的問(wèn)題點(diǎn)。幸運(yùn)的是這時(shí)可以通過(guò)阻抗匹配端接解決問(wèn)題。如果阻抗變化發(fā)生兩次，例如線(xiàn)寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長(zhǎng)6mil寬線(xiàn)條的兩個(gè)端點(diǎn)處都會(huì)發(fā)生反射，一次是阻抗變大，發(fā)生正反射，接著阻抗變小，發(fā)生負(fù)反射。如果兩次反射間隔時(shí)間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設(shè)傳輸信號(hào)為1V，第Y次正反射有0.2V被反射，1.2V繼續(xù)向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設(shè)6mil線(xiàn)長(zhǎng)度極短，兩次反射幾乎同時(shí)發(fā)生，那么總的反射電壓只有0.04V，小于5%這一噪聲預(yù)算要求。因此，這種反射是否影響信號(hào)，有多大影響，和阻抗變化處的時(shí)延以及信號(hào)上升時(shí)間有關(guān)。研究及實(shí)驗(yàn)表明，只要阻抗變化處的時(shí)延小于信號(hào)上升時(shí)間的20%，反射信號(hào)就不會(huì)造成問(wèn)題。如果信號(hào)上升時(shí)間為1ns，那么阻抗變化處的時(shí)延小于0.2ns對(duì)應(yīng)1.2英寸，反射就不會(huì)產(chǎn)生問(wèn)題。也就是說(shuō)，對(duì)于本例情況，6mil寬走線(xiàn)的長(zhǎng)度只要小于3cm就不會(huì)有問(wèn)題。

從IC芯片的發(fā)展及封裝形式來(lái)看，芯片體積越來(lái)越小、引腳數(shù)越來(lái)越多;同時(shí)，由于近年來(lái)IC工藝的發(fā)展，使得其速度也越來(lái)越高。這就帶來(lái)了一個(gè)問(wèn)題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線(xiàn)密度變大，而同時(shí)信號(hào)的頻率還在提高，從而使得如何處理高速信號(hào)問(wèn)題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高，信號(hào)邊沿不斷變陡，印刷電路板的線(xiàn)跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì)，線(xiàn)跡互連和板層的影響可以不考慮，但當(dāng)頻率超過(guò)50 MHz時(shí)，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問(wèn)題以及串?dāng)_、傳輸線(xiàn)效應(yīng)等信號(hào)完整性(Signal Integrity，SI)問(wèn)題。當(dāng)硬件工作頻率增高后，每一根布線(xiàn)網(wǎng)絡(luò)上的傳輸線(xiàn)都可能成為發(fā)射天線(xiàn)，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線(xiàn)網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過(guò)沖、振蕩、地彈、偏移等信號(hào)完整性問(wèn)題，本來(lái)在低速電路中無(wú)需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來(lái)越復(fù)雜，電磁兼容性也變成了一個(gè)不能不考慮的問(wèn)題。要解決高速電路設(shè)計(jì)的問(wèn)題，首先需要真正明白高速信號(hào)的概念。高速不是就頻率的高低來(lái)說(shuō)的，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。即使在工作頻率不高的系統(tǒng)中，也會(huì)出現(xiàn)信號(hào)完整性的問(wèn)題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號(hào)邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來(lái)了信號(hào)完整性的種種問(wèn)題。