在基于信號完整性計算機分析的PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設計方法的區(qū)別之處。SI模型的正確性將決定設計的正確性，而SI模型的可建立性則決定了這種設計方法的可行性。目前構成器件模型的方法有兩種：一種是從元器件的電學工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術和精度的影響。另一種是以元器件的工作原理為基礎，從元器件的數(shù)學方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關系。SPICE 模型是這種模型中應用最廣泛的一種。其優(yōu)點是精度較高，特別是隨著建模手段的發(fā)展和半導體工藝的進步和規(guī)范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復雜，計算時間長。一般驅動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

現(xiàn)在市面上流行的EDA工具軟件很多，但除了使用的術語和功能鍵的位置不一樣外都大同小異，如何用這些工具更好地實現(xiàn)PCB的設計呢?在開始布線之前對設計進行認真的分析以及對工具軟件進行認真的設置將使設計更加符合要求。下面是一般的設計過程和步驟。1、確定PCB的層數(shù)電路板尺寸和布線層數(shù)需要在設計初期確定。如果設計要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實現(xiàn)期望的設計效果。多年來，人們總是認為電路板層數(shù)越少成本就越低，但是影響電路板的制造成本還有許多其它因素。近幾年來，多層板之間的成本差別已經(jīng)大大減小。在開始設計時最好采用較多的電路層并使敷銅均勻分布，以避免在設計臨近結束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求，從而被迫添加新層。在設計之前認真的規(guī)劃將減少布線中很多的麻煩。2、設計規(guī)則和限制自動布線工具本身并不知道應該做些什幺。為完成布線任務，布線工具需要在正確的規(guī)則和限制條件下工作。不同的信號線有不同的布線要求，要對所有特殊要求的信號線進行分類，不同的設計分類也不一樣。每個信號類都應該有優(yōu)先級，優(yōu)先級越高，規(guī)則也越嚴格。規(guī)則涉及印制線寬度、過孔的最大數(shù)量、平行度、信號線之間的相互影響以及層的限制，這些規(guī)則對布線工具的性能有很大影響。認真考慮設計要求是成功布線的重要一步。

1)專門用于探測的測試焊盤的直徑應該不小于0.9mm 。2) 測試焊盤周圍的空間應大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm，那么測試焊盤應置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應放在一個網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標準探針和一個更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。

一、PCB沉金采用的是化學沉積的方法，通過化學氧化還原反應的方法生成一層鍍層，一般厚度較厚，是化學鎳金金層沉積方法的一種，可以達到較厚的金層。二、PCB鍍金采用的是電解的原理，也叫電鍍方式。其他金屬表面處理也多數(shù)采用的是電鍍方式。在實際產(chǎn)品應用中，90%的金板是沉金板，因為鍍金板焊接性差是他的致命缺點，也是導致很多公司放棄鍍金工藝的直接原因!沉金工藝在印制線路表面上沉積顏色穩(wěn)定，光亮度好，鍍層平整，可焊性良好的鎳金鍍層。基本可分為四個階段：前處理(除油，微蝕，活化、后浸)，沉鎳，沉金，后處理(廢金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um間。金應用于電路板表面處理，因為金的導電性強，抗氧化性好，壽命長，而鍍金板與沉金板最根本的區(qū)別在于，鍍金是硬金(耐磨)，沉金是軟金(不耐磨)。1、沉金與鍍金所形成的晶體結構不一樣，沉金對于金的厚度比鍍金要厚很多，沉金會呈金黃色，較鍍金來說更黃(這是區(qū)分鍍金和沉金的方法之一)，鍍金的會稍微發(fā)白(鎳的顏色)。2、沉金與鍍金所形成的晶體結構不一樣，沉金相對鍍金來說更容易焊接，不會造成焊接不良。沉金板的應力更易控制，對有邦定的產(chǎn)品而言，更有利于邦定的加工。同時也正因為沉金比鍍金軟，所以沉金板做金手指不耐磨(沉金板的缺點)。3、PCB沉金板只有焊盤上有鎳金，趨膚效應中信號的傳輸是在銅層不會對信號有影響。4、沉金較鍍金來說晶體結構更致密，不易產(chǎn)成氧化。5、隨著電路板加工精度要求越來越高，線寬、間距已經(jīng)到了0.1mm以下。鍍金則容易產(chǎn)生金絲短路。沉金板只有焊盤上有鎳金，所以不容易產(chǎn)成金絲短路。

安徽開發(fā)SMT焊接尤其在使用高速數(shù)據(jù)網(wǎng)絡時，攔截大量信息所需要的時間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時間。開發(fā)SMT焊接數(shù)據(jù)雙絞線中的絞合線對在低頻下可以靠自身的絞合來抵抗外來干擾及線對之間的串音，但在高頻情況下(尤其在頻率超過250MHz以上時)，僅靠線對絞合已無法達到抗干擾的目的，只有屏蔽才能夠抵抗外界干擾。電纜屏蔽層的作用就像一個法拉第護罩，干擾信號會進入到屏蔽層里，但卻進入不到導體中。因此，數(shù)據(jù)傳輸可以無故障運行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發(fā)，因而防止了網(wǎng)絡傳輸被攔截。屏蔽網(wǎng)絡(屏蔽的電纜及元器件)能夠顯著減小進入到周圍環(huán)境中而可能被攔截的電磁能輻射等級。不同干擾場的屏蔽選擇干擾場主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾，馬達、熒光燈以及電源線是通常的電磁干擾源。射頻干擾(RFI)是指無線頻率干擾，主要是高頻干擾。無線電、電視轉播、雷達及其他無線通訊是通常的射頻干擾源。對于抵抗電磁干擾，選擇編織屏蔽最為有效，因其具有較低的臨界電阻;對于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長的變化，它所產(chǎn)生的縫隙使得高頻信號可自由進出導體;而對于高低頻混合的干擾場，則要采用具有寬帶覆蓋功能的箔層加編織網(wǎng)的組合屏蔽方式。通常，網(wǎng)狀屏蔽覆蓋率越高，屏蔽效果就越好。

(一) 畫好原理圖很多工程師都覺得layout工作更重要一些，原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。其實，在后續(xù)電路調(diào)試過程中原理圖的作用會更大一些。無論是查找問題還是和同事交流，還是原理圖更直觀更方便。另外養(yǎng)成在原理圖中做標注的習慣，把各部分電路在layout的時候要注意到的問題標注在原理圖上，對自己或者對別人都是一個很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁，這樣無論是讀圖還是以后重復使用都能明顯的減少工作量。使用成熟的設計總是要比設計新電路的風險小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。(二) 好好進行電路布局心急的工程師畫完原理圖，把網(wǎng)表導入PCB后就迫不及待的把器件放好，開始拉線。其實一個好的PCB布局能讓你后面的拉線工作變得簡單，讓你的PCB工作的更好。每一塊板子都會有一個信號路徑，PCB布局也應該盡量遵循這個信號路徑，讓信號在板子上可以順暢的傳輸，人們都不喜歡走迷宮，信號也一樣。如果原理圖是按照模塊設計的，PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區(qū)域。模擬數(shù)字分開，電源信號分開，發(fā)熱器件和易感器件分開，體積較大的器件不要太靠近板邊，注意射頻信號的屏蔽等等……多花一分的時間去優(yōu)化PCB的布局，就能在拉線的時候節(jié)省更多的時間。