相信對(duì)做硬件的工程師，畢業(yè)開(kāi)始進(jìn)公司時(shí)，在設(shè)計(jì)PCB時(shí)，老工程師都會(huì)對(duì)他說(shuō)，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開(kāi)始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗(yàn)對(duì)我們來(lái)說(shuō)是遠(yuǎn)遠(yuǎn)不夠的哦，當(dāng)然如果你沒(méi)有注意這些細(xì)節(jié)問(wèn)題，今后又犯了，可能又會(huì)被他們罵，“都說(shuō)了多少遍了電容一定要就近擺放，放遠(yuǎn)了起不到效果等等”，往往經(jīng)驗(yàn)告訴我們其實(shí)那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開(kāi)始不會(huì)也不用難過(guò)，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計(jì)PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個(gè)很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類(lèi)似問(wèn)題的發(fā)生。老師問(wèn)： 為什么去耦電容就近擺放呢?學(xué)生答： 因?yàn)樗杏行О霃脚?，放的遠(yuǎn)了失效的。電容去耦的一個(gè)重要問(wèn)題是電容的去耦半徑。大多數(shù)資料中都會(huì)提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來(lái)談這個(gè)擺放距離問(wèn)題。確實(shí)，減小電感是一個(gè)重要原因，但是還有一個(gè)重要的原因大多數(shù)資料都沒(méi)有提及，那就是電容去耦半徑問(wèn)題。如果電容擺放離芯片過(guò)遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對(duì)電流的需求發(fā)生變化時(shí)，會(huì)在電源平面的一個(gè)很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動(dòng)，電容要補(bǔ)償這一電流(或電壓)，就必須先感知到這個(gè)電壓擾動(dòng)。信號(hào)在介質(zhì)中傳播需要一定的時(shí)間，因此從發(fā)生局部電壓擾動(dòng)到電容感知到這一擾動(dòng)之間有一個(gè)時(shí)間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動(dòng)區(qū)也需要一個(gè)延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。

遼寧專(zhuān)業(yè)SMT貼片在基于信號(hào)完整性計(jì)算機(jī)分析的PCB設(shè)計(jì)方法中，最為核心的部分就是PCB板級(jí)信號(hào)完整性模型的建立，SMT貼片生產(chǎn)廠這是與傳統(tǒng)的設(shè)計(jì)方法的區(qū)別之處。SI模型的正確性將決定設(shè)計(jì)的正確性，而SI模型的可建立性則決定了這種設(shè)計(jì)方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測(cè)量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱(chēng)為行為級(jí)模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點(diǎn)是建模和使用簡(jiǎn)單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級(jí)模型是一個(gè)選擇。缺點(diǎn)是精度較差，一致性不能保證，受測(cè)試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級(jí)別上提供這種模型，滿足不同的精度需要。缺點(diǎn)是模型復(fù)雜，計(jì)算時(shí)間長(zhǎng)。一般驅(qū)動(dòng)器和接收器的模型由器件廠商提供，傳輸線的模型通常從場(chǎng)分析器中提取，封裝和連接器的模型即可以由場(chǎng)分析器提取，又可以由制造廠商提供。在電子設(shè)計(jì)中已經(jīng)有多種可以用于PCB板級(jí)信號(hào)完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

隨著PCB設(shè)計(jì)復(fù)雜度的逐步提高，對(duì)于信號(hào)完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計(jì)者們重點(diǎn)研究的方向之一。尤其當(dāng)開(kāi)關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時(shí)候，電源的波動(dòng)往往會(huì)給系統(tǒng)帶來(lái)致命的影響，于是人們提出了新的名詞：電源完整性，簡(jiǎn)稱(chēng)PI(powerintegrity)。當(dāng)今國(guó)際市場(chǎng)上，IC設(shè)計(jì)比較發(fā)達(dá)，但電源完整性設(shè)計(jì)還是一個(gè)薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問(wèn)題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問(wèn)題的優(yōu)化方法與經(jīng)驗(yàn)設(shè)計(jì)，具有較強(qiáng)的理論分析與實(shí)際工程應(yīng)用價(jià)值。二、電源噪聲的起因及分析對(duì)于電源噪聲的起因我們通過(guò)一個(gè)與非門(mén)電路圖進(jìn)行分析。圖1中的電路圖為一個(gè)三輸入與非門(mén)的結(jié)構(gòu)圖，因?yàn)榕c非門(mén)屬于數(shù)字器件，它是通過(guò)“1”和“0”電平的切換來(lái)工作的。隨著IC技術(shù)的不斷提高，數(shù)字器件的切換速度也越來(lái)越快，這就引進(jìn)了更多的高頻分量，同時(shí)回路中的電感在高頻下就很容易引起電源波動(dòng)。如在圖1中，當(dāng)與非門(mén)輸入全為高電平時(shí)，電路中的三極管導(dǎo)通，電路瞬間短路，電源向電容充電，同時(shí)流入地線。此時(shí)由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產(chǎn)生電壓波動(dòng)，如圖2中所示的電平上升沿所引入的ΔI噪聲。當(dāng)與非門(mén)輸入為低電平時(shí)，此時(shí)電容放電，將在地線上產(chǎn)生較大的ΔI噪聲;而電源此時(shí)只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對(duì)于上升沿來(lái)說(shuō)要小。從對(duì)與非門(mén)的電路進(jìn)行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個(gè)方面：一是器件高速開(kāi)關(guān)狀態(tài)下，瞬態(tài)的交變電流過(guò)大;

一、PCB沉金采用的是化學(xué)沉積的方法，通過(guò)化學(xué)氧化還原反應(yīng)的方法生成一層鍍層，一般厚度較厚，是化學(xué)鎳金金層沉積方法的一種，可以達(dá)到較厚的金層。二、PCB鍍金采用的是電解的原理，也叫電鍍方式。其他金屬表面處理也多數(shù)采用的是電鍍方式。在實(shí)際產(chǎn)品應(yīng)用中，90%的金板是沉金板，因?yàn)殄兘鸢搴附有圆钍撬闹旅秉c(diǎn)，也是導(dǎo)致很多公司放棄鍍金工藝的直接原因!沉金工藝在印制線路表面上沉積顏色穩(wěn)定，光亮度好，鍍層平整，可焊性良好的鎳金鍍層。基本可分為四個(gè)階段：前處理(除油，微蝕，活化、后浸)，沉鎳，沉金，后處理(廢金水洗，DI水洗，烘干)。沉金厚度在0.025-0.1um間。金應(yīng)用于電路板表面處理，因?yàn)榻鸬膶?dǎo)電性強(qiáng)，抗氧化性好，壽命長(zhǎng)，而鍍金板與沉金板最根本的區(qū)別在于，鍍金是硬金(耐磨)，沉金是軟金(不耐磨)。1、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金對(duì)于金的厚度比鍍金要厚很多，沉金會(huì)呈金黃色，較鍍金來(lái)說(shuō)更黃(這是區(qū)分鍍金和沉金的方法之一)，鍍金的會(huì)稍微發(fā)白(鎳的顏色)。2、沉金與鍍金所形成的晶體結(jié)構(gòu)不一樣，沉金相對(duì)鍍金來(lái)說(shuō)更容易焊接，不會(huì)造成焊接不良。沉金板的應(yīng)力更易控制，對(duì)有邦定的產(chǎn)品而言，更有利于邦定的加工。同時(shí)也正因?yàn)槌两鸨儒兘疖?，所以沉金板做金手指不耐?沉金板的缺點(diǎn))。3、PCB沉金板只有焊盤(pán)上有鎳金，趨膚效應(yīng)中信號(hào)的傳輸是在銅層不會(huì)對(duì)信號(hào)有影響。4、沉金較鍍金來(lái)說(shuō)晶體結(jié)構(gòu)更致密，不易產(chǎn)成氧化。5、隨著電路板加工精度要求越來(lái)越高，線寬、間距已經(jīng)到了0.1mm以下。鍍金則容易產(chǎn)生金絲短路。沉金板只有焊盤(pán)上有鎳金，所以不容易產(chǎn)成金絲短路。6、沉金板只有焊盤(pán)上有鎳金，所以線路上的阻焊與銅層的結(jié)合更牢固。工程在作補(bǔ)償時(shí)不會(huì)對(duì)間距產(chǎn)生影響。7、對(duì)于要求較高的板子，平整度要求要好，一般就采用沉金，沉金一般不會(huì)出現(xiàn)組裝后的黑墊現(xiàn)象。沉金板的平整性與使用壽命較鍍金板要好。所以目前大多數(shù)工廠都采用了沉金工藝生產(chǎn)金板。但是沉金工藝比鍍金工藝成本更貴(含金量更高)，所以依然還有大量的低價(jià)產(chǎn)品使用鍍金工藝。

這里主要是說(shuō)了從PCB設(shè)計(jì)封裝來(lái)解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對(duì)位置關(guān)系，還有元件的焊盤(pán)類(lèi)型。當(dāng)然我們根據(jù)元件封裝選擇元件時(shí)還有一個(gè)要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系：主要是指我們需要將實(shí)際的元件的引腳和PCB元件的封裝的尺寸對(duì)應(yīng)起來(lái)。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤(pán)尺寸位置正確才能保證元件能正確焊接。焊盤(pán)的選擇：這個(gè)是我們需要考慮的比較多的地方。首先包括焊盤(pán)的類(lèi)型。其類(lèi)型包括兩種，一是電鍍通孔，一種是表貼類(lèi)型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對(duì)于我們一般設(shè)計(jì)來(lái)說(shuō)，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯(cuò)和調(diào)試過(guò)程中更好的連接焊盤(pán)和信號(hào)。其次我們還應(yīng)該注意焊盤(pán)的位置。因?yàn)椴煌奈恢?，就代表元件?shí)際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P(pán)的位置，很有可能就會(huì)出現(xiàn)一個(gè)區(qū)域元件過(guò)密，而另外一個(gè)區(qū)域元件很稀疏的情況，當(dāng)然情況更糟糕的是由于焊盤(pán)位置過(guò)近，導(dǎo)致元件之間空隙過(guò)小而無(wú)法焊接，下面就是我失敗的一個(gè)例子，我在一個(gè)光耦開(kāi)關(guān)旁邊開(kāi)了通孔，但是由于它們的位置過(guò)近，導(dǎo)致光耦開(kāi)關(guān)焊接上去以后，通孔無(wú)法再放置螺絲了。